JP 4020020/2 A
JAN 1990

(54) SEMICONDUCTOR MEMORY CELL AND MANUFACTURE THEREOF

(11) 2-2672 (A) (43) 8.1.1990 (19) JP


(21) Appl. No. 63-149722 (22) 17.6.1988

(71) NEC CORP (72) MASATO SAKAO

(51) Int. Cl⁵. H01L27/108, H01L27/04// H01L21/76

PURPOSE: To reduce a flat plane area required in a conventional cell circuit by continuously providing a conductive film deposited in a groove forming one electrode of a capacitor section and a semiconductor film forming part of a field effect transistor by extending the former film to the same vertical height of the latter film.

CONSTITUTION: The title cell comprises a semiconductor substrate 1, a field effect transistor including a semiconductor-film formed on-the surface-of thesemiconductor substrate 1 as part of constituent element thereof, and a capacitor section buried in a groove in the semiconductor substrate 1. A conductive film deposited in a groove and forming one electrode 3 of the capacitor section is formed continuously with said semiconductor film by extending the former conductor film to the same vertical height of the latter semiconductor film. For example, the capacitor section comprises a cell plate 5 buried in a groove formed in a silicon oxide film 2 on the silicon substrate 1, a charge storage electrode 3, and capacitive insulating film 4 serving to separate the cell plate form the charge storage electrode 3. Further, the charge storage electrode 3 is extended to the same vertical height of a diffusion layer 9 of the field effect transistor to make continuous the electrode 3 and the diffusion layer 9.



6: interlayer insulating film 7, 7; gate oxide film. 8: gate electrode. 10: contact hole. 11: bit line

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平2-2672

⑤Int. Cl. 5
H 01 L 27/108
27/04
H 01 L 21/76

識別記号 庁内整理番号

@公開 平成2年(1990)1月8日

C 7514-5F L 7638-5F

8624-5F 8624-5F H 01 L 27/10

325 D M

審査請求 未請求 請求項の数 2 (全6頁)

図発明の名称 半導体メモリセルとその製造方法

②特 願 昭63-149722

②出 顧 昭63(1988)6月17日

⑩発 明 者 坂 尾 眞 人 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

仰代 理 人 弁理士 内 原 晋

明知 智

1.発明の名称

半導体メモリセルとその製造方法

- 2.特許請求の範囲
 - (1) 半導体基板及び該半導体基板の表面に形成された半導体膜をその構成要素の一部とする電界効果トランジスタと、前記半導体基板の隣内に埋込まれたキャパシタ部とを有し、該キャパシタ部の一方の電極を形成する前記牌内に付された導電限を前記半導体膜と同一の立上り高さに延設して両膜を連続させたことを特徴とする半導体メモリセル・
 - (2) 単結品半導体基板上に第一の絶縁体膜を形成する工程と、該第一の絶縁体膜に開口部を設ける工程と、該開口部を単結品半導体で埋める工程と、該単結品半導体を内壁の一部として有する調を形成する工程と、前記律の内壁を第二の絶縁体膜で関う工程と、全面に半導体膜を堆積する工程と、前記単結品半導体上の前記半導体膜を単結品半導体膜化する工程とを含むことを特徴とする半導体

メモリセルの製造方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明は大規模化に好適な1トランジスタ・1 キャパシタ型半導体メモリセル及びその製造方法 に関するものである。

〔従来の技術〕

MOS ダイナミックメモリは1970年の 1 Kビットダイナミック・ランダム・アクセスメモリの発光を出発点として、これ以後 3 年に 4 倍の割合で大規模化がなされ、そのメモリセルの面積は一世代に 0.3~0.4倍に 縮小されてきた。

メモリセルの紹小化に伴い解決すべき問題点と してセル容益の確保、ソフトエラー、セル間干渉、 セル構造の3次元化による段差の改善がある。

これらの問題を解決する方法の一つに1985年秋 季第46回応用物理学会学術講演会4a-V-8 423ペ ージに「分類部に埋め込んだ積別型メモリーセル! と類して発表された方法がある。

この方法によれば、第3回に示すように、シリ

コン基板28に形成された湖内に電荷蓄積電極30、容量絶縁膜31、セルブレート32を含むキャパシタ部を埋め込むことによりセル面積を増大させることなく、大きな容量を確保できる。さらに溝内をフィールド酸化膜29で取うことにより、セルーセル間の干渉を抑えるとともに、ソフトエラーに対する耐性を高められる。

[発明が解決しようとする課題]

しかし、このような構造においては、電荷蓄積 電極30がトランジスタの拡散層35の上側に接続さ れているために、この電荷蓄積電極30とトランジ スタ拡散層35とのコンタクト(以下、セル・コンタ クトと呼ぶ) に相当する平面面積が必要となり、 セル面積を縮小する上で大きな制限となっている。 図中33は層間鏡装際、34はゲート電極である。

本発明の目的は上記従来のセル・コンタクトで 必要とされた平面面積を縮小できる半導体メモリ セルの構造とその製造方法を提供することにある。 (課題を解決するための手段)

前記目的を達成するため、本発明の半導体メモ

りをルにおいては、半導体基板及び該半導体基板 の表面に形成された半導体膜をその構成要素の一部とする電界効果トランジスタと、前記半導体基 板の深内に埋込まれたキャパシタ部とを有し、該 キャパシタ部の一方の電極を形成する前記游内に 付された導電膜を前記半導体膜と同一の立上り高 さに延むして両膜を連続させたものである。

また、本発明の半導体メモリセルの製造方法においては、単結品半導体基板上に第一の絶縁体膜を形成する工程と、装第一の絶縁体膜に関ロ部を単結品半導体で埋める工程と、該単結晶半導体を内壁の一部として有する溝を形成する工程と、前記溝の内壁を第二の絶縁体膜で覆う工程と、全面に半導体膜を堆積する工程と、前記半導体膜を単積品半導体膜にする工程とを含むものである。

(実施例)

以下、本発明の実施例について図面を参照して詳細に説明する。

第1図は本発明の一実施例により得られるメモ

リセルの構造を示す断面図である。

第1回において、本発明はシリコン括板1上に 電界効果トランジスタとキャパシタ部とを有して いる。世界効果トランジスタは、シリコン基板1 に形成された拡散層9,9と、ゲート酸化膜7を介 して結別されたゲート電極8を含み、ゲート電極 8は月間絶縁膜6に埋め込まれ、月間絶縁膜6に 租別されたビット線11がコンタクト孔10を通して 拡散層9に接続されている。キャパシタ部はシリ コン基板1上のシリコン酸化膜2に形成された淋 内に埋め込まれたセルブレート5と、電荷養積電 極ると、両者を隔離する容量絶縁腹4とからなり、 近荷養粉 批極 3 を拡散層 9 と同一の立上り高さに 延設して電極3と拡散暦9とを連続させている。 雄荷蒼稜電極3と拡散層9とは後に説明するよう に溝の内面を含んでウェハの全面に形成された同 一膜厚の多結晶シリコン膜の部分をそれぞれに加 エしたものである.

第2回(a)~(j)は本発明の実施例を説明するため に1トランジスタ・1キャパシタ型メモリセルの 製造工程における基板の断面構造を順を追って示した断面図である。以物説明の便のためトランジスタは n チャネル型を用いた例を示す。 p チャネル型にするには一般にシリコン基板と拡散層の準電型をそれぞれ n チャネルの場合と逆にすれば良い

第2図(a)において、面方位(100) P型シリコン基板12に無酸化によりシリコン酸化膜13を形成する。次に、第2図(b)のように、シリコン酸化膜13上にフォトリングラフィー技術を用い、レジ基板12が露出するとしてシリコを設けるの関連を発出する。次にでは、カードローのでは、12を発生して、週間では、12により関ロを埋め、次に選択というにレジスト14をマスクとして選択というにレジスト14をマスクとして選択というにレジスト14をマスクとして選択して、タキシャル別15と、シリコンを機能により形成する。次には出しているシリコン基板12及び選択エピタキシャル別15を無酸化し、

第2図@の構造を得る。その後、滞16をレジスト 14で埋め、エッチパックすることにより、第2図 (f)のようにシリコン酸化版13のうち選択エピタギ シャル別15の上のシリコン酸化膜13のみを除去す る。続いて、第2図似に示すようにウェハ全面に 多結晶シリコン膜17を形成する。続いて、第2図 Wの状態において、炉アニール、シーザアニール、 もしくは電子ピームアニールなどの方法を用いて 選択エピタキシャル層15上の多結晶シリコン膜17 のみを単結品シリコン膜19とし、さらにフォトリ ソグラフィー技術とエッチング技術により多結晶 シリコン膜17を第2図①に示す形状に形成し、次 に、レジスト14をマスクとして滞内にリンもしく はヒ穀を注入し、溝16の内部にある多結品シリコ ン膜17に導発性をもたせてこれを配荷蓄積電極18 とする。さらに、電荷蓄積電極18上を熱酸化した 後、減圧CVD 法により多結晶シリコン膜を堆積さ せ、フォトリソグラフィー技術とドライエッチン グ技術を用いて第2回(3)に示される容益絶縁膜20 と、セルプレート21の構造を得る。その後、単結

品シリコン級19上に950で放業雰囲気中で厚さ200人のゲート酸化設22を形成し、さらに減圧CVD 法により多結品シリコン数を厚さ約0.5 血堆積した後リンを拡散し、フォトリソグラフィー技術とエッチング技術を用いてゲート電極23を形成する。次いで、自己整合的にヒ素を加速エネルギー150KeVで5×10¹⁴cm⁻¹注入し拡散層24を形成した後、CVDシリコン酸化膜よりなる層間絶縁膜25を厚さ約0.5 血堆積し、コンタクト孔26を開孔し、アルミに代表されるビット線27を形成すると第2回(j)に示すような構造のメモリセルが得られる。

本実施例によって得られるメモリセルにおいては、スイッチングトランジスタと電荷蓄積電極との接合部分すなわちセル・コンタクトが占有する平面面積が選択エピタキシャル燈15の個壁酸化膜とスイッチングトランジスタのチャネル幅で決まる微小な面積となり、メモリセル面積の縮小に好適である。

以上本発明の一実施例において、第2回(d)の工程では、シリコン基板12が韓出するまでエッチン

グし、湖16の深さがシリコン酸化級13の膜厚と等しくなるようにしたが、湖16はその側壁の一部が選択エピタキシャル層で構成されていることのみが必要であり、湖16の底部はシリコン酸化酸13中にあっても、シリコン基板12中にあっても良い。すなわち、湖16の深さは実施例に限定されるものではない。また、本実施例においては、容量的なしたが、容量であることを主目的としてシリコン酸化膜とシリコン窓化膜のどちらか一方あるいは両方を用いて1月~3層構造としても本発明の特徴なわれることはない。

(発明の効果)

以上のように本発明によれば、セル・コンタクトの平面面積はシリコン基板と電荷蓄積電極とを分離する絶縁限の膜厚とスイッチングトランジスタのチャネル幅との積で決まるため、セル面積を大幅に縮小でき、また、セル・コンタクトは自己数合的に形成されるため、セル面積の縮小に極めて有利である。

4.図面の簡単な説明

第1回は本発明の一実施例により符られるメモリセルの構造を示す断面図、第2回(a)~(j)は本発明の一実施例におけるメモリセルの製造工程を順を追って示した断面図、第3回は従来のメモリセルの構造を示す断面図である。

1,12…シリコン基板 2,13…シリコン酸化膜 3,18…電荷蓄積電極 4,20…容量絶縁膜 5,21…セルプレート 6,25…層間絶縁膜 7,22…ゲート酸化膜 8,23…ゲート電極

9,24… 拡散層 10,26… コンタクト孔


11,27…ビット線 14…レジスト

15…選択エピタキシャル烃 16…溝

17…多結晶シリコン談 19…単結晶シリコン膜


特許出願人 日本電気株式会社


代理人 弁理士内原 習





第 2 図

特開平2-2672(5)









第 2 図

手 続 補 正 書 (自発)

平成 年 月 日 1.6.-9

特許庁長官 殿

通

- 1. 事件の表示 昭和 63年 特許願 第 149722号
- 2. 発明の名称

半導体メモリセルとその製造方法

3. 補正をする者

事件との関係

出願人


東京都港区芝五丁目33番1号

(423) 日本電気株式会社

代表者 関本忠弘

4. 代 理 人





第 3 図

5.補正の対象

明細音の発明の詳細な説明の欄 明細音の図面の簡単な説明の欄 図面

6.補正の内容

- (1)明細背第5頁第5行目に「拡散層9,9と、」とあるのを「拡散層9と、」補正する。
- (2)明細書第7頁第7行目に「(b)の状態において、」とあるのを「(g)の状態において、」と補正する。
- (3)明細書第7頁第12行目に「第2図(i)に示す」とあるのを「第2図(h)に示す」と補正する。
- (4)明細書第7頁第19 行目に「第2図(j)に示される」 とあるのを「第2図(j)に示される」と補正する。
- (5)本額添付図面の第2図(i)を別紙図面のように補正 する。

代理人 弁理士 内原 晋

第 2 図

